PAT-NO:

JP363192149A

DOCUMENT-IDENTIFIER: JP 63192149 A

TITLE:

DATA BUS CONTROLLER

PUBN-DATE:

August 9, 1988

INVENTOR-INFORMATION:

NAME

COUNTRY

EMURA, TOKUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NISSIN ELECTRIC CO LTD N/A

APPL-NO:

JP62025383

APPL-DATE: February 5, 1987

INT-CL (IPC): G06F013/20

ABSTRACT:

h

PURPOSE: To prevent an oscillation phenomenon on a data bus by setting a flip-flop FF when a memory read signal outputted from a CPU is active and then resetting the FF when the output of a gate circuit is inactive.

CONSTITUTION: An FF25 is set when the memory read signal outputted from a CPU 1 is active and then reset when the output of a gate circuit 26 is inactive respectively. Therefore, the conducting direction of a bidirectional driver 15 is fixed in a read mode before the output control signal given to the driver 15. At the same time, the fixed conducting direction is kept even after the output control signal is inactive and the driver 15 is cut off. Thus the driver 15 conducts only in the direction where the driver 15 moves toward the CPU 1 from a peripheral circuit in the read mode. As a result, an oscillation phenome non is prevented on a data bus 7.

COPYRIGHT: (C)1988, JPO& Japio

c che e

f

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭63 - 192149

(5) Int Cl.4

識別記号

庁内整理番号

码公開 昭和63年(1988)8月9日

G 06 F 13/20

3 1 0

G - 8840 - 5B

未請求 発明の数 1 (全12頁) 塞杳諳求

データバス制御装置 60発明の名称

> 昭62-25383 印特 顏

❷出 願 昭62(1987)2月5日

江 村 ⑩発 明 者

男 徳

京都府京都市右京区梅津高畝町47番地 日新電機株式会社

日新電機株式会社 の出 類

弁理士 宮井 暎夫 砂代 理

京都府京都市右京区梅津高畝町47番地

1. 発明の名称

データパス制御装置

2. 特許請求の範囲

CPUと周辺素子とを接続する双方向のデータ パス中に介揮した双方向性ドライバと、

前記CPUから出力されるメモリリード信号が アクティブとなったタイミングでセットされセッ ト状態の出力を前記双方向性ドライベに対し前記 周辺素子から前記CPUへ向かう方向を導通方向 として指定するための方向制御信号として与える とともにリセット状態の出力を前記双方向性ドラ イパに対し前記CPUから前記筒辺楽子へ向かう 方向を導通方向として指定するための方向制御信 母として与えるフリップフロップと、

前記フリップフロップからセット状態の出力が 発生しかつ前記メモリリード信号がアクティブと なったときおよび前記フリップフロップからりセ ット状態の出力が発生しかつ前記CPUから出力 されるメモリライト信号がアクティブとなったと

きに出力をアクティブにして前記双方向性ドライ パに対し導通させるための出力制御信号として与 えるとともにこの出力がインアクティブとなった 時に前記フリップフロップをリセットするゲート 図路とを備えたデータパス制御装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、マイクロコンピュータ等において CPU (中央処理装置) とメモリ回路等の周辺装 置とを結ぶ双方向性のデータパスの接続および切り 難しの制御ならびに方向制御を行うデータバス制 御装置に関するものである。

(従来の技術)

第4回はマイクロコンピュータの一般的な構成 の一例のブロック図を示している。このマイクロ コンピュータは、第4関に示すように、CPU1 と周辺回路であるメモリ回路 2. 入出力飼路 3 お よびインタフェース固路4とをバス5で接続して

郊 5 図はCPU1に投続されるパス 5 を具体的

に示すブロック図である。バス 5 は、第 5 図に示すように、単方向性のアドレスバス 6 と双方向性のデータバス 7 と単方向性のコントロールバス 8 については、本発明に関係するメモリリード信号線 8 a およびメモリライト信号線 8 b のみ図示している。上記双方向性のデータバス 7 は、CPU1がリードモードの時はデータ DがCPU1に入る方向に波れ、CPU1がライトモードの時はデータ DがCPU1に入る方向になれ、CPU1がライトモードの時はデータ Dが CPU1から出る方向に波れる。アドレス ADとメモリリード信号 M E M W は、常にCPU1から出る方向に波れる。

第 6 図は第 4 図および第 5 図に示したマイクロコンピュータにおけるリードモード時およびライトモード時のタイムチャートで、(a) はアドレス \overline{AD} を、(b) はメモリリード信号 \overline{MEMW} を、(c) はメモリライト信号 \overline{MEMW} を、(d) はデータ \overline{D} をそれぞれ示している。

このマイクロコンピュータは、リードモード時

らのデータ Dの出力が終了する。メモリ国路 2 へは、通常メモリライト信号 M B M W がローレベルからハイレベルに切換わるタイミングで書き込まれることになる。

なお、外 6 図(d) において、データ $\overline{D_1}$ は周辺回路であるメモリ回路 2 より出力され、データ $\overline{D_2}$ はC P U 1 より出力される。

また、 C P U 1 による終み出し動作および存き 込み動作は、 アドレス A D を変更することによっ て、 入出力回路 3 やインタフェース回路 4 に対し して行うこともできる。

上記のように、マイクロコンピュータにおいては、リードモード時とライトモード時とでデータ
の液れる方向が逆になり、CPU1と例えばメモリ回路2との間でデータDの受け渡しを正しく行うには、アドレス ADとメモリリード信号 MEMWとに基づきが一タバス7と例えばメモリ 回路2のデータ人力 娘子との接続。切難しの制御およびデータ Dを彼す方向を制御するデータバス制御装置を投ける必

には、CPU1が所定のアドレス ADを出力し、このアドレス ADによって周辺回路のうち例えばメモリ 国路 2 が選択される。この後、メモリリード債号 MEMRがローレベルになると、選択されたメモリ回路 2 からデータ Dが出力され、このデータ Dがデータバス 7 上に残れる。このデータ Dは、メモリリード債号 MEMRがローレベルになった後メモリ 目路 2 のアクセス時間経過して安定し、メモリリード債号 MEMRがハイレベルになった後でメモリ 国路 2 からのデータ Dの出力が終了する。

一方、ライトモード時には、CPU1が所定のアドレスADを出力し、このアドレスADによって周辺資幣のうち例えばメモリ回路2が選択される。この後、メモリライト信号MEMWがローレベルになると同時にCPU1からデータバス7上にデータDが出力される。そして、メモリライト信号MRMWがハイレベルになった後CPU1か

関があり、メモリ回路 2 等の周辺回路はデータバス制御装置を含んで検抜している。

第7 関は第4 関のマイクロコンピュータの具体 的なプロック関を示している。ただし、入出力国 路 3 およびインタフェース回路 4 の関示は省いて いる

このマイクロコンピュータは、第7図に示すように、CPU1とメモリ国路 2 とをアドレスバス 6. データバス 7 およびコンドロールバス 8 (メモリリード信号線 8 a およびメモリライド信号線 8 b のみを図示)で接続している。

上記のアドレスパス6を通して周辺国路に与えられるアドレス ADは、例えば上位2ビットの周辺関路選択用アドレスと例えば下位14ビットのデータ記憶場所アドレスとから構成され、データパス7を通るデータDは例えば8ビットである。

メモリ回路 2 は、アドレスバス 6 を信号反転用のインパータ 1 1 の入力幅に接続し、インパータ 1 1 の出力幅のうち下位 1 4 ピットを R A M 1 2 のアドレス入力幅に接続してインパータ 1 1 の出 力幅のうち上位 2 ビットを比較器 1 3 の一方の入 力幅に接続し、比較器 1 3 の他方の入力値には周 辺回路選択用アドレス設定用の設定器 1 4 の出力 値を接続している。

また、データバス7を双方向性ドライバ15の 一方の入出力幅に投続し、この双方向性ドライバ 15の他方の入出力幅をRAM12のデータ入出 力幅に投続している。

また、メモリリード信号線8aをパッファ16を介してRAM12のメモリリード信号入力値に 接続するとともに、メモリライト信号線8bをパッファ17を介してRAM12のメモリライト信 号入力値に接続している。

また、比較313の出力増を双方向性ドライバ 15の出力制御信号入力増に接続するとともに、 バッファ16の出力増を双方向性ドライバ15の 方向制御信号入力増に接続する。

上記したマイクロコンピュータの中で、比較器 13. 設定器 14. 双方向性ドライバ 15 がデー タバス制御装置を構成する。

れるメモリリード信号 \overline{MEMR} を、(c)は同じくメモリライト信号線 8 b を通して出力されるメモリライト信号 \overline{MEMW} を、(d)はRAM12 および比較器 1 3 に入力されるアドレスADを、(e)は比較器 1 3 の出力 \overline{Y} すなわち双方向性ドライベ 1 5 へ入力される出力制御信号 \overline{OC} を、のは双方向性ドライベ 1 5 へ入力される方向制御信号 \overline{OC} た。(g)はRAM12へ入力されるリード信号 \overline{NC} を、(f)はRAM12 から出力されるテイト信号 \overline{WC} を、(h)はRAM12 から出力されるデータ \overline{DC} をもれぞれ示している。

ここで、外8回を参照して外7回のマイクロコンピュータのライトモード時の動作を説明する。
CPUlからアドレス ADが出力されると、これより少し遅れてRAM12および比較器13~アドレスADが入力される。また、CPUlから出力されるメモリリード信号 MEMRはハイレベルのままであり、したがってRAM12へ入力されるリード信号 Rもハイレベルのままであり、さらに次方向性ドライバ15~入力される方向制御信

58 8 関わよび59 9 関は、57 7 関のマイクロコン ピュータのライトモード時およびリードモード時 の動作を示すタイムチャートである。第8関にお いて、 (a) はCPUIからアドレスパス6を通 して出力されるアドレス ADを、(b)は同じく メモリリード信号線8aを通して出力されるメモ リリード信号MEMRを、(c) は同じくメモリ ライト信号線 8 b を通して出力されるメモリライ ト信号MBMWを、(d)は同じくデータパス7 を通して出力されるデータDを、 (0) はRAM 12および比較器13に入力されるアドレスAD を、(ſ)は比較器13の出力▼すなわち沢方向 性ドライバ15へ人力される出力制御信号〇〇を、 (g) は双方向性ドライバ15へ入力される方向 制御信号DIRすなわちRAM12へ入力される リード信号Rを、(h) はRAM12へ入力され るライト信号Wをそれぞれ示している。また、外 9関において、 (a) はCPU1からアドレスパ ス6を通して出力されるアドレス ADを、(b) は同じくメモリリード信号線8mを通して出力さ

好DIRもハイレベルのままである。

比較為13ヘアドレスADの上位ピットが入力されると、このアドレスADの上位ピットと設定

214の出力とが一致すれば、比較為13の出力

マがローレベルになり、したがって双方向性ドライバ15の出力制御信号 OCがローレベルとなる。
このとき、方向制御信号 OCがローレベルとなった

時点から双方向性ドライバ15がCPU1からR

AM12の方向に導通する。

CPU1からアドレス ADが出力された後、CPU1から出力されるメモリライト信号 MEMWがローレベルになり、これと同時にデータ DがCPU1から出力される。メモリライト信号 MEMWがローレベルになると、これより少し遅れてRAM12へ入力されるライト信号 Wがローレベルとなる。このとき、双方向性ドライバ15が導過しているので、データ D は双方向性ドライバ15で反伝されてRAM12のデータ入出力喩にデータDとして入力される。

この後、メモリライト信号MEMWがハイレベルとなり、これより少し遅れてライト信号Wがハイレベルとなり、このライト信号Wがローレベルからハイレベルに変化するときにRAM12のアドレスADで指定された場所にデータDが存き込まれる。

この後、ある時間経過するとCPU1からのデータ \overline{D} の出力がなくなり、アドレス \overline{AD} もメモリ 国路2と対応しないものとなり、比較器13の出力 \overline{Y} がハイレベルとなり、したがって汉方向性ドライバ15の出力制御信号 \overline{OC} がハイレベルとなり、双方向性ドライバ15が遮断する。

つぎに、第9図を参照して第7図のマイクロコンピュータのリードモード時の動作を説明する。 CPU1からアドレス ADが出力されると、これより少し遅れてRAM12および比較器13へアドレスADが入力される。また、CPU1から出力されるメモリライト信号MBMWはハイレベルのままであり、したがって、RAM12へ入力されるライト信号Wもハイレベルのままである。ま

始める。なお、時刻 t i 直後のアクセス時間はデータ D が不安定で、アクセス時間の終了後データ D が安定する。このデータ D は 双方向性 F ライバ 1 5 で反伝された後 C P U 1 に入力される。

CPU1は、メモリリード信号MEMRをハイレベルに変化する直前にデータDを内部レジスタに挟み込む。メモリリード信号MEMRがハイレベルとなると、これより少し遅れた時刻は2で方向制御信号DIRおよびリード信号Rがハイレベルになる。この結果、ただちに双方向性ドライバ15の場遇方向が元にもどり、また時刻は2よりもさらに遅れた時刻は2でRAM12からデータDの出力が停止する。

この後、アドレス \overline{AD} がメモリ回路 2 と対応しないものとなり、比較器 1 3 の出力 \overline{Y} がハイレベルとなり、したがって双方向性ドライバ 1 5 の出力制御信号 \overline{OC} がハイレベルとなり、双方向性ドライバ 1 5 が遮断する。

(発明が解決しようとする問題点) 上記した従来のマイクロコンピュータのデータ た、メモリリード信号MRMRはハイレベルであり、双方向性ドライバ15へ入力される方向制御 信号DIRもハイレベルである。

比較為13ヘアドレスADの上位ビットが入力されると、このアドレスADの上位ビットと設定為13の出力とが一致すれば、比較為13の出力マがローレベルになり、したがって双方向性ドライバ15の出力制御信号OCがローレベルとなる。このとき、方向制御信号DIRがハイレベルであるので、出力制御信号OCがローレベルとなった時点から双方向性ドライバ15がCPUlからRAM12の方向に導過する。

CPU1からアドレス ADが出力された後、CPU1から出力されるメモリリード信号 MEMRがローレベルになると、これより少し遅れた時刻に、で方向製御信号 DIRおよびリード信号 Rがローレベルとなり、この時点より双方向性ドライバ15の導通方向が逆転するとともに、RAM12におけるアドレスADで指定された場所の読み出しのためのアクセスが始まりデータ Dが出力され

バス制御装置においては、RAM12に入力されるリード信号Rをそのまま双方向性ドライバ15に方向制御信号DIRとして加えるとともに、比較器13の出力Pをそのまま双方向性ドライバ15に助力制御信号OCとして加える構成であったため、リードモード時において、山力制御信号OCが方向制御信号DIRより先にローレベル(アクティブ)になり、かつ方向制御信号DIRより選れてハイレベル(インアクティブ)になることから、双方向性ドライバ15がまずCPU1からRAM12の方向へ導通し、ついでRAM12からCPU1の方向へ導通し、ついでCPU1からRAM12の方向へ導通し、その後遮断することになり、都合2回導過方向を変化することになる。

扱初に CPU 1 からRAM 1 2 の方向へ双方向性ドライバ 1 5 が導通する時には、リード信号 R がローレベルとなっておらずRAM 1 2 がアクセスされていないので問題はないが、時刻 t_2 以後において CPU 1 からRAM 1 2 の方向へ双方向性ドライバ 1 5 が導通する時にはつぎのような問

図がある。すなわち、時刻に2でリード信号Rがハイレベルとなっても時刻に3までRAM12がデータDの出力を持続し、この時に双方向性ドライバ15がCPUlからRAM12の方向へ導遣していることから、CPUlからデータバス?を通して出ていこうとするデータDとの衝突が起こり、ポータバス?上で不要な発揚が生じ、次回のRAM12のアクセスを正常に行えなくなるという問題があった。

この幾切の目的は、データバス上でのデータの 衝突を防止することができるデータバス関御装置 を提供することである。

(問題点を解決するための手段)

この発明のデータバス制御装置は、CPUと関 辺素子とを投続する双方向のデータバス中に介揮 した双方向性ドライバと、

前記CPUから出力されるメモリリード信号が アクティブとなったタイミングでセットされセット状態の出力を前記双方向性ドライバに対し前記

し、フリップフロップのセット状態の出力を双方 向性ドライバに対し周辺国路からCPUへ向かう 方向を導通方向として指定するための方向制御信 母として与えるとともに、フリップフロップのリ セット投稿の出力を汲方向性ドライベに対しCP Uから周辺回路へ向かう方向を導過方向として指 定するための方向制御信号として与え、かつフリ ップフロップからのセット状態の出力が発生しか つメモリリード信号がアクティブとなったときと フリップフロップからリセット状態の出力が発生 しかつメモリライト信号がアクティブとなったと **きとにゲート回路が出力をアクティブにして双方** 向性ドライバに対し導通させるための出力制御信 号として与え、上記ゲート回路の出力がインアク ティブとなった時にフリップフロップをリセット するようにしているため、リードモード時におい て組み出しのための双方向性ドライバの導通方向 を双方向性ドライバに与えられる出力制御信号が アクティブとなる前に確定するとともに出力制御 信号がインアクティブとなって双方向性ドライバ

周辺電子から前記CPUへ向かう方向を導通方向として特定するための方向制御信号として与えるとともにリセット状態の出力を前配双方向性ドライバに対し前記CPUから前記周辺電子へ向かう方向を導通方向として指定するための方向制御信号として与えるフリップフロップと、

前記フリップフロップからセット状態の出力が 発生しかつ前記メモリリード信号がアクティブと なったときおよび前記フリップフロップからりセット状態の出力が発生しかつ前記CPUから出力 されるメモリライト信号がアクティブとなったと きに出力をアクティブにして前記双方向性ドライ パに対し導過させるための出力制御信号として与 えるとともにこの出力がインアクティブとなった 時に前記フリップフロップをリセットするゲート 国路とを備えている。

(作用)

この発明のデータバス制御装置によれば、CP Uから出力されるメモリリード信号がアクティブ となったタイミングでフリップフロップをセット

が遮断した後まで導通方向確定状態を保持することができる。したがって、リードモード時には双方向性ドライバが周辺関係からCPUへ向かう方向にしか導通せず、従来例のように周辺国路からデータが出力されているのに双方向性ドライバがCPUから周辺国路へ向かう方向に導通することはなく、データバス上でのデータの衝突を防止できる。

(実施例)

この免別の一実施例を第1図ないし第3図に基づいて税別する。このデータバス制御装置は、第1関に示すように、双方向性ドライバ15と、フリップフロップ25と、ゲート回路26とで構成されている。

双方向性ドライバ15は、CPU1と周辺素子 であるRAM12とを接続する双方向のデータバ ス7中に介揮している。

フリップフロップ 2 5 は、C P U 1 から出力されるメモリリード信号 M E M R がアクティブとな

ったタイミングでセットされセット状態の出力を 双方向性ドライバ15に対し周辺素子であるRA M12からCPU1へ向かう方向を認過方向とし て指定するための方向制御信号DIRとして与え るとともにリセット状態の出力を双方向性ドライ バ15に対しCPU1から周辺素子であるRAM 12へ向かう方向を導過方向として指定するため の方向制御信号DIRとして与える。

. . . .

ゲート回路 2 6 は、フリップフロップ 2 5 からせっト状態の出力が発生しかつメモリリード信号 M B M R がアクティブとなったときおよびフリップフロップ 2 5 からリセット状態の出力が発生しかつ C P U 1 から出力されるメモリライト信号 M R M W がアクティブとなったときに出力をアクティブにして沢方向性ドライバ 1 5 に対し導遠させるための出力制御信号 O C として与えるとともにこの出力がインアクティブとなった時にフリップフロップ 2 5 をリセットする。

以下、データバス制御装置を含むマイクロコン ビュータを図面に従って説明する。このマイクロ

ュータのライトモード時およびリードモード時の 動作を示すタイムチャートである。第2図におい て、 (*) はCPU1からアドレスパス6を通し ・ て出力されるアドレス A D を、(b)は同じくメー モリリード信号線8aを通して出力されるメモリ リード信号MBMRを、(c)は同じくメモリラ イト信号線8bを通して出力されるメモリライト 信号MEMWを、(d) は同じくデータパス 7を 遺して出力されるデータ Dを、 (e) はRAM12 および比較器13に入力されるアドレスADを、 (「) は比較器 1 3 の出力 Y を、(g) は.R A M 12へ入力されるリード信号Rを、(h)はRA M 1 2 へ入力されるライト信号Wを、(1) は沢 方向性ドライベル5へ入力される方向制御信号D IRを、(j) は双方向性ドライバ15へ入力さ れる出力制御信号OCをそれぞれ示している。ま た、第3団において、(a)はCPU1からアド レスパス 6 を通して出力されるアドレス A D を、 (b) は同じくメモリリード信号線 8 a を通して 出力されるメモリリード信号MBMRを、(c)

コンピュータは、第1 図に示すように、CPU1 とメモリ回路 2 ′ とを従来例と同様にアドレスパス6. データパス 7 およびコントロールパス 8 で 複数している。

メモリ回路 2 ' は、インバータ 1 1 . R A M 12, 比較器 1 3 . 設定器 1 4 および 双方向性ドライバ 1 5 . インバータ 1 6 . 1 7 については従来例と 同じであり、この構成にノアゲート 2 0 . 2 1 か らなるフリップフロップ 2 5 とアンドゲート 22. 2 3 およびノアゲート 2 4 からなるゲート回路 26 とアンドゲート 1 8 . 1 9 とを追加したものである。

フリップフロップ 2 5 およびゲート 配路 2 6 は前記した機能をもち、アンドゲート 1 8 . 1 9 は、アドレス A D の上位ピットと設定器 1 4 の出力とが一致した時に発生する比較器 1 3 の出力 Y で導通してメモリリード信号 M E M R およびメモリライト信号 M B M W を R A M 1 2 およびフリップフロップ 2 5 に供給させる機能をもつ。

第2図および第3図は第1図のマイクロコンビ

は同じくメモリライト信号線 8 bを通して出力されるメモリライト信号 M P M W を、(d)は R A M 1 2 および比較器 1 3 に入力されるアドレス A D を、(d) は比較器 1 3 の山力 \overline{Y} を、(f)は R A M 1 2 へ入力されるリード信号 \overline{W} を、(g)は R A M 1 2 へ入力されるライト信号 \overline{W} を、(h)は 双方向性ドライバ 1 5 へ入力される方向制御信号 D I R を、(1)は 双方向性ドライバ 1 5 へ入力 される出力制御信号 \overline{O} C を、(j)は R A M 1 2 から出力されるデータ D をそれぞれ示している。

ここで、第2図を参照して第1図のマイクロコンピュータのライトモード時の動作を説明する。 CPUIからアドレスADが出力されると、これより少し遅れてRAM12および比較四13ヘアドレスADが入力される。

比較器 1 3 ヘアドレス A D の上位ビットが入力
されると、このアドレス A D の上位ビットと設定

2 1 4 の出力とが一致すれば、比較器 1 3 の出力
アがローレベルになり、アンドゲート 1 8 、 1 9

が導通してメモリリード 信号 M E M R およびメモ

リライト信号MEMWがフリップフロップ 2 5 に 人力されるとともにインバータ 1 6 . 1 7 を通し てRAM 1 2 へ入力されることになる。この際、 CPU 1 から出力されるメモリリード信号 MEM Rはハイレベル (インアクティブ) のままであり、 したがって、RAM 1 2 へ入力されるリード信号 Rもハイレベルのままである。また、フリップフロップ 2 5 はリセット状態にあるため、方向期間 信号D 1 Rもハイレベルのままである。

CPUlからなるアドレス AOが出力された後、CPUlから出力されるメモリライト信号 MBM Wがローレベル(アクティブ)になり、これと同時にデータ DがCPUlから出力される。メモリライト信号 MBM Wがローレベルになると、これより少し遅れてRAM12へ入力されるライト信号 Wがローレベルとなる。この結果、双方向性ドライベ15へ入力される出力制御信号 OCがローレベル(アクティブ)となり、双方向性ドライベ15なCPUlからRAM12の方向へ導通し、データ Dは双方向性ドライベ15で反転されてR

より少し遅れてRAM12および比較器13へア ドレスADが入力される。

比較器13ヘアドレスADの上位ピットが入力 されると、このアドレスADの上位ピットと設定 器 1 3 の出力とが一致すれば、比較器 1 3 の出力 アがローレベルになり、アンドゲート18.19 が導通してメモリリード信号MEMRおよびメモ リライト信号MBMWがフリップフロップ25に 入力されるとともにインパータ16、17を通し てRAM12へ入力されることになる。この際、 CPUlから出力されるメモリライト信号MEM Wはハイレベル(インアクティブ)のままであり、 したがってRAM12へ入力されるライト信号W もハイレベルのままである。また、メモリリード 信号MEMRがまだハイレベル (インアクティブ) であり、フリップフロップ25がリセット状態に あるため、方向制御信号DIRもハイレベルであ 3.

CPUlからアドレス A D が出力された後、C PUlから出力されるメモリリード信号 M E M R AMI2のデータ人出力値にデークDとして人力される。

この後、メモリライト信号MEMWがハイレベル(インアクティブ)となり、これより少し遅れてライト信号Wがハイレベルとなり、このライト信号Wがローレベルからハイレベルに変化するときにRAM12のアドレスADで指定された場所にデータDが書き込まれる。

また、ライト信号Wがハイレベルとなったことにより出力制御信号OCがハイレベル(インアクティブ)となり、双方向性ドライバ15が遮断す

この後、ある時間経過するとCPU1からのデータ \overline{D} の出力がなくなり、アドレス \overline{AD} もメモリ図路 2 と対応しないものとなり、比較器 13の出力 \overline{Y} がハイレベルとなり、アンドゲート 18、19が遮断する。

がローレベル(アクティブ)になると、これより少し迎れてリード信号Rがローレベルとなり、この時点よりRAMI2がアクセスされてデータDが出力され始めるとともに、少し遅れて方向関御信号DIRがローレベルとなり、さらにこの後出力制御信号OCがローレベル(アクティブ)となり、双方向性ドライバ15がRAMI2からCPU1の方向へ導通し、データDが双方向性ドライバ15で反転されてCPU1にデータDとして入力される。

CPU1はメモリリード信号MEMRをハイレベル(インアクティブ)に変化する政前にデータ
Dを内部レジスタに読み込む。メモリリード信号
MEMRがハイレベルとなると、これより少し遅れてリード信号Rがハイレベルになる。この結果、出力制御信号OCがハイレベルとなって双方向性ドライバ15が遮断する。そして、出力制御信号OCがハイレベルとなることによりフリップフロップ25がリセットされ、方向制御信号DIRがハイレベルに復帰する。

そして、この後RAM12からのデータDの出 力が停止する。

1 6 4

この後、アドレス A D がメモリ 國路 2 と対応しないものとなり、比較器 1 3 の出力 Y がハイレベルとなり、ゲート 1 8 . 1 9 が退断する。

なお、フリップフロップ 2 5 はゲート 1 9 の出力でもリセットされる。

この実施例は、CPUIから出力されるメモリリード信号MBMRがアクティブとなったタイミング(立下がり)でフリップフロップ 25をセットし、フリップフロップ 25をセットし、フリップフロップ 25のセット状態の大向性ドライバ15に対しRAMI2からCPUIへ向かう方向を調過方向として指定してトリップフロップ 25のリセット状態の出力を双方向性ドライバ15に対しCPUIからRAMI2へ向かう方向を調適方向としてりまための方向制御信号DIR(ハイレベル)として与え、かつフリップフロップ 25からセット状態の出力が発生しかつメモリリード信号ME

方向に導通することはなく、データパス 7 上での データの衝突を防止でき、データパス 7 上での発 優現象を防止することができ、アクセスを正常に 行える。

なお、上記実施例では、周辺系子がRAM12 である場合について説明したが、ROMであって もよく、またメモリ以外の入出力素子等であって もよい。

(発明の効果)

この発明のデータバス制御装置によれば、CPUから出力されるメモリリード信号がアクティブとなったタイミングでフリップフロップをセットの出力を及び、フリップフロップのセット状態の出力を認力に、フリップフロップの自動を導通方向として与えるとともに、フリップフロップのリセット状態の出力を変方向を導通方向として与えいかの方向を導通方の方向に関連を表して与え、かつフリンがの方向を導通方の方向に関連を表しているとしている。

MR がアクティブ (ローレベル) となったときと フリップフロップ25からリセット状態の出力が 発生しかつメモリライト信号 M B M W がアクティ ブ(ローレベル)となったときとにゲート風路26 が出力をアクティブにして双方向性ドライバ15 に対し導通させるための出力制御信号OCとして 与え、上記ゲート回路26の出力がインアクティ プとなった時にフリップフロップ25をリセット するようにしているため、リードモード時におい て焼み山しのための双方向性ドライバ15の導道 方向をアクティブ(ローレベル)の出力制御信号 OCが沢方向性ドライバ15に与えられる前に確 定するとともに出力制御信号OCがインアクティ プ(ハイレベル)となって双方向性ドライバ15 が遮断した後まで導通方向確定状態を保持するこ とができる。したがって、リードモード時には双 方向性ドライバ15がRAM12からCPU1へ 向かう方向にしか導通せず、従来例のようにRA M12からデータDが出力されているのに双方向性 ドライバ15がCPU1からRAM12へ向かう

つメモリリード信号がアクティブとなったときと フリップフロップからりセット状態の出力が発生 しかつメモリライト信号がアクティブとなった時 とにゲート回路が山力をアクティブにして双方向 性ドライバに対し導道させるための出力制御信号 として与え、上記ゲート回路の出力がインアクテ ィブとなった時にフリップフロップをリセットす るようにしているため、リードモード時において 読み出しのための沢方向性ドライバの導通方向を 双方向性ドライバに与えられる出力制御信号がア クティブとなる前に確定するとともに出力制御信 号がインアクティブとなって双方向性ドライバが 遮断した後まで導過方向確定状態を保持すること ができる。したがって、リードモード時には双方 向性ドライバが周辺國路からCPUへ向かう方向 にしか導道せず、従来例のように周辺回路からデ ータが出力されているのに双方向性ドライバがC PUから周辺回路へ向かう方向に導通することは なく、データパス上でのデータの街奥を防止でき、 データバス上での発展現象を防止することができ

5.


. . . .

4. 図面の簡単な説明


第1関はこの発明の一変施例を示すプロック図、 第2関はそのライトモード時のタイムチャート、 第3関は同じくそのリードモード時のタイムチャート、第4関は従来のマイクロコンピュータの一 例の概略プロック図、第5関はバスの構成を示す プロック図、第6関はそのタイムチャート、第7 図は第4関の具体的な構成を示すプロック図、第 8 図および第9 図はその動作を示すタイムチャートである。

1 … C P U、 7 … データバス、 1 2 … R A M、 1 5 … 双方向性ドライバ、 2 5 … フリップフロップ、 2 6 … ゲート回路


> 特許出願人 日新電機株式会社 大宮分 代 理 人 弁理士 育井暎夫 心并理 EP院士



第 4 図



第 5 図



第 1 図

特開昭63-192149 (10)

(a) AD
(b) MEMR
(c) MEMW


(d) D

(e) AD
(f) Y


(g) R
(h) W


(i) DIR
(j) OC

第 2 図




第 3 図





第 7 图



第 9 図